


# ROTEIRO PROJETO 1




# DIREITOS AUTORAIS

Este material didático é protegido por Direitos Autorais, sendo vedada a reprodução, distribuição, comercialização de qualquer material ou conteúdo dele obtido, sem a prévia e expressa autorização da Macnica DHW.

O material didático disponibilizado, se constitui em trabalho intelectual, cujos direitos autorais pertencem à Macnica DHW e a Intel, e está protegido por leis nacionais e tratados internacionais, qualquer reprodução ou distribuição, ou utilização comercial, de qualquer conteúdo deste material didático é expressamente proibida e o transgressor será responsabilizado civil e criminalmente na forma da lei.

# PROJETO 1A

- Abrir o **projeto-01** fornecido e abrir o **Pin Planner**.
- Criar os **pinos** com os nomes iguais ao diagrama.
- Atribuir a **posição** dos pinos conforme o esquemático.
- Configurar os pinos com **tensão 3.3 V**.
- Descrever o **module** com seus **inputs** e **outputs** conforme o diagrama.
- Utilizar o **assign** e **operadores** para conectar entradas e saídas.



# Para abrir o projeto

## No Quartus:




Menu **File** -> **Open Project** -> Vá a pasta Material do curso, caminho abaixo -> Abra o arquivo **projeto.qpf**

## Caminho para o arquivo:

`\TRN\Roteiros\Projeto 01\projeto-01`

## Observação:



Se estiver com projeto aberto, feche-o primeiro em **Menu File** -> **Close Project**



# Para abrir e configurar o Pin Planner

No Quartus:

Menu **Assignments** -> **Pin Planner**





# Para abrir e configurar o Pin Planner (cont)

Configurando a saída:

| Node Name | Location | I/O Standard |
|-----------|----------|--------------|
| LEDR[0]   | PIN_A8   | 3.3-V LVTTL  |

## Observação:

Informações presentes no “DE10-Lite User Manual”.

O Node Name pode ser digitado após um duplo clique sobre o campo <<new node>>.

A configuração “Location” pode ser alterada manualmente diretamente no pino ou arrastada, clicando no Node Name e o posicionando até seu local desejado na imagem.

Report

Report not available

Groups Report

Tasks

- Early Pin Planning
  - Early Pin Planning...
  - Run I/O Assignment Analysis
  - Export Pin Assignments...
- Highlight Pins
  - I/O Banks
  - VREF Groups
  - Edges
- Clock Pins
  - Clock
  - PLL/DLL Input
  - PLL/DLL Output

Top View - Wire Bond  
MAX 10 - 10M50DAF484C7G

Location

I/O Standard

Rese

| Node Name    | Direction | Location | I/O Bank | VREF Group | I/O Standard | Reserved | Current Strength | Slew Rate | Differential |
|--------------|-----------|----------|----------|------------|--------------|----------|------------------|-----------|--------------|
| LEDR[0]      | Unknown   | PIN_A8   |          | B7_N0      | 3.3-V LVTTL  |          | 8mA (default)    |           |              |
| <<new node>> |           |          |          |            |              |          |                  |           |              |

# Para abrir e configurar o Pin Planner (cont)

Configurando os pinos restantes(entradas):

| Node Name | Location | I/O Standard          |
|-----------|----------|-----------------------|
| KEY[0]    | PIN_B8   | 3.3 V Schmitt Trigger |
| KEY[1]    | PIN_A7   | 3.3 V Schmitt Trigger |

## Observação:

Os nomes dos pinos definidos no Pin Planner neste momento serão mais tarde aplicados no Verilog.

O Pin Planer já pode ser fechado.

O Pin Planner salva as alterações automaticamente

Pin Planner - C:/TRN/Roteiros/Projeto 01/projeto-01/projeto - projeto

File Edit View Processing Tools Window Help

Report

Report not available

Groups Report

Tasks

- Early Pin Planning
  - Early Pin Planning
  - Run I/O Assignme
  - Export Pin Assign
  - Pin Finder...
- Highlight Pins
  - I/O Banks
  - VREF Groups
  - Edges
- Clock Pins
  - Clock
  - PLL/DLL Input
  - PLL/DLL Output

Top View - Wire Bond




MAX 10 - 10M50DAF484C7G

| Node Name    | Direction | Location | I/O Bank | VREF Group | I/O Standard | Reserved | Current Strength | Slew Rate | Differential Pair | Strict Preservation |
|--------------|-----------|----------|----------|------------|--------------|----------|------------------|-----------|-------------------|---------------------|
| LEDR[0]      | Unknown   | PIN_A8   | 7        | B7_NO      | 3.3-V LVTTTL |          | 8mA (default)    |           |                   |                     |
| KEY[0]       | Unknown   | PIN_B8   | 7        | B7_NO      | 3.3-V LVTTTL |          | 8mA (default)    |           |                   |                     |
| KEY[1]       | Unknown   | PIN_A7   | 7        | B7_NO      | 3.3-V LVTTTL |          | 8mA (default)    |           |                   |                     |
| <<new node>> |           |          |          |            |              |          |                  |           |                   |                     |

# Para abrir o arquivo Verilog

## No Quartus:

No Campo **Project Navigator** -> **Files** -> Em Files abra o arquivo **projeto.v**





# Para modificar o arquivo Verilog

As Keywords que utilizamos em Verilog são:

**“module”** para iniciar e **“endmodule”** para finalizar.


Nomearemos **“module”** como “projeto”.

Faremos um **“PortMap”** para definir as funções dos pinos.

Por meio do **“assign”**, o LEDR[0] recebe o resultado da função AND entre as entradas KEY[1] e KEY[0] invertidas.


## Observação:

Ao fim, salvar o arquivo Verilog.



# PROJETO 1B

- Compilar **projeto-01**
- Analisar as **mensagens** de compilação
- Verificar o resultado obtido através do **RTL Viewer**





# Para compilar o projeto

No Quartus:

Menu **Processing** -> **Start Compilation**

**Observação:**

Assim que compilado, o programa deverá apresentar todas as verificações em verde e com um ✓, confirmando que foi compilado sem erros.



| Tasks |      |                                          | Compilation | ≡ | 🔍 | 🔒 | × |
|-------|------|------------------------------------------|-------------|---|---|---|---|
|       | Task |                                          | Time        |   |   |   |   |
| ✓     | ▼    | ▶ Compile Design                         | 00:00:34    |   |   |   |   |
| ✓     | >    | ▶ Analysis & Synthesis                   | 00:00:16    |   |   |   |   |
| ✓     | >    | ▶ Fitter (Place & Route)                 | 00:00:10    |   |   |   |   |
| ✓     | >    | ▶ Assembler (Generate programming files) | 00:00:04    |   |   |   |   |
| ✓     | >    | ▶ Timing Analysis                        | 00:00:04    |   |   |   |   |
|       | >    | ▶ EDA Netlist Writer                     |             |   |   |   |   |
|       |      | 🔧 Edit Settings                          | (3)         |   |   |   |   |
|       |      | 🔧 Program Device (Open Programmer)       |             |   |   |   |   |

# Para compilar o projeto (cont)

Em caso de erro de compilação o Quartus deverá apresentar um **X** no campo em que o erro foi localizado, a caixa de mensagens abaixo de **“Tasks”** indicará o local e qual o erro de compilação, neste caso a **keyword “input”** foi escrita de forma errada. A mensagem **“Verilog HDL syntax error at projeto.v(4)”** indica que o erro se encontra na quarta linha do código.

The screenshot displays the Intel Quartus Prime IDE interface during a compilation process. On the left, the 'Tasks' window shows a list of tasks, with 'Analysis & Synthesis' highlighted and marked with a red 'X' icon, indicating a failure. The main editor window shows the Verilog code for 'projeto.v'. The code is as follows:



```
1 // Projeto 01
2
3 module projeto(
4     inpt [1:0] KEY,
5     output [0:0] LEDR
6 );
7
8     assign LEDR[0] = ~KEY[1] & ~KEY[0];
9
10 endmodule
11
```

The error message in the Messages window at the bottom states: '10170 Verilog HDL syntax error at projeto.v(4) near text: "KEY"; expecting ")". Check for and fix any syntax errors that appear immediately before or at the specified keyword.' A purple arrow points from this message to the 'KEY' variable in the code on line 4, where the keyword 'input' was incorrectly written as 'inpt'.

# Para visualizar o esquemático no RTL Viewer

No Quartus:

*Menu Tools -> Netlist Viewers -> RTL Viewer*






(4) Visualização mais próxima ao pedido do laboratório.



# Para observar a ocupação do chip via Chip Planner


No Quartus:  
*Menu Tools -> Chip Planner*

**Observação:**  
O Chip Planner apresenta de forma gráfica a utilização dos blocos do chip.



# PROJETO 1C

- Conectar o Kit DE10-Lite através do cabo USB.
- Configurar o FPGA utilizando o Quartus Programmer.
- Pressionar os botões do Kit e verificar o correto funcionamento.
- (O LED deve ligar apenas quando ambos os botões forem pressionados simultaneamente).



# Para configurar o Programmer

## No Quartus:

**Menu *Tools* -> *Programmer* -> no Programmer, caso a USB Blaster não for reconhecida automaticamente *Hardware Setup...***

**-> Verificar se o Kit está devidamente conectado e com o driver instalado adequadamente**

(1) Quartus Prime Lite Edition - C:/TRN/Roteiros/Projeto 01/projeto-01/ to lp

(2) Tools

(3) Hardware Setup... No Hardware

(4) Hardware Setup

Hardware Settings JTAG Settings

Select a programming hardware setup to use when programming devices. This programming hardware setup applies only to the current programmer window.

Currently selected hardware: USB-Blaster [USB-0]

Hardware frequency: Hz

Available hardware item (4)

| Hardware    | Server | Port  |
|-------------|--------|-------|
| USB-Blaster | Local  | USB-0 |

Add Hardware... Remove Hardware...

# Para programar o Kit


## No Programmer:

Selecionar a checkbox **Program/Configure** caso ela não esteja selecionada -> **Start**

## Observação:

Ao final da gravação, o Quartus deverá mostrar a aba de progresso como “100% successful”, contemplando o sucesso da gravação.


(2)



(1)




(3)



# Para testar o programa

| KEY[0]          | KEY[1]          | LEDR[0] |
|-----------------|-----------------|---------|
| Não pressionado | Não pressionado | Apagado |
| Não pressionado | Pressionado     | Apagado |
| Pressionado     | Não pressionado | Apagado |
| Pressionado     | Pressionado     | Aceso   |





# Para configurar pinos não utilizados(bônus)

Durante o teste do programa na placa, nota-se que os outros leds ficam acesos mesmo não sendo utilizados, isso ocorre devido a uma configuração padrão da placa, a qual pode ser alterada.

No Quartus:

Menu **Assignments** -> **Device** em Device **Device and Pin Options...**

(1)




# Para configurar pinos não utilizados(bônus)

## No Quartus:



Alterar o modo padrão “*As input tri-stated with weak pull-up*” para “*As input tri-stated*”. -> **OK**

## Observação:

Após a alteração, é necessário compilar e gravar na placa novamente. Assim, os leds não utilizados permanecerão apagados.



(3)



(4)



Obrigado

